DISAIN DAN IMPLEMENTASI PROSESSOR SEL SYARAF TIRUAN BERBASIS FIELDS PROGRAMMABLE GATE ARRAYS (FPGA)

Masduki Zakaria, M.T. (2006) DISAIN DAN IMPLEMENTASI PROSESSOR SEL SYARAF TIRUAN BERBASIS FIELDS PROGRAMMABLE GATE ARRAYS (FPGA). [Experiment/Research]

[img]
Preview
Text
Masduki_Zakaria.pdf

Download (9kB) | Preview

Abstract

Sel syaraf tiruan merupakan suatu media untuk memproses suatu sistem informasi. Penelitian ini berusaha untuk merancang dan mengimplementasikan sel syaraf tiruan lapis tunggal dengan algoritma perceptron ke dalam keping FPGA. Perancangan sel syaraf tiruan lapis tunggal dengan algoritma perceptron kedalam keping FPGA dilakukan dengan tahapan : perancangan algoritma sel dalam jaringan, simulasi sel dalam jaringan, implementasi sel dalam jaringan dengan bantuan perangkat lunak perancangan ORCAD, serta download skematik kedalam keping FPGA melalui media penyimpan EPROM. Hasil penelitian diperoleh simulasi sel syaraf tiruan algoritma pembelajaran perceptron dengan kasus 1 neuron, 2 variabel masukan, dan 1 keluaran. Sedangkan pada tahap implementasi diperoleh untai perangkat keras jaringan syaraf tiruan algoritma perceptron yang telah didownload kedalam keping FPGA Xilinx XC 4013 PG223-5 dengan media penyimpan program EPROM 27C256R dari ATMEL. Sedangkan sub rancangan diperoleh berupa : penjumlah, pengurang, pengali, dekoder 7 segmen, comparator, magnitude comparator, fungsi aktivasi, selisih bobot dan bias, register, register geser, dan osilator 1Hz. FT, 2006 (PEND. TEK. ELEKTRONIKA)

Item Type: Experiment/Research
Subjects: LPPM - Lembaga Penelitian dan Pengabdian kepada Masyarakat
Teknik & Teknologi > Teknik Elektronika
Divisions: Fakultas Teknik > Jurusan Teknik Elektronika > Pendidikan Teknik Elektronika
Depositing User: lembaga penelitian
Date Deposited: 12 Sep 2012 14:58
Last Modified: 19 Sep 2012 10:44
URI: http://eprints.uny.ac.id/id/eprint/5547

Actions (login required)

View Item View Item